CLIPPEDIMAGE= JP402043748A

PAT-NO: JP402043748A

DOCUMENT-IDENTIFIER: JP 02043748 A

TITLE: PACKAGING OF INTEGRATED CIRCUIT CHIP

PUBN-DATE: February 14, 1990

INVENTOR-INFORMATION:

NAME

TAMAOKI, SHUNPEI

ASSIGNEE-INFORMATION:

NAME

RICOH CO LTD

COUNTRY

N/A

APPL-NO: JP63195033

APPL-DATE: August 4, 1988

INT-CL (IPC): H01L021/60; H01L021/321

US-CL-CURRENT: 228/180.22

ABSTRACT:

PURPOSE: To package an IC chip provided with pads, the pitch being smaller than in a conventional design, onto a substrate using the flip chip bonding method without inducing bonding defects by a method wherein a low-melting solder bump is formed on a large pad and a high-melting solder bump is formed on a small pad prior to packaging, both on the IC chip.

CONSTITUTION: Prior to packaging an IC chip 9 onto a substrate 17 using the flip chip bonding method, a large pad 10 and a small pad 11 are provided on the IC chip 9, a low-melting solder bump 14 is formed on the large pad 10, and a high-melting solder bump 15 is formed on the small pad 11.

For example, the IC chip 9 is mounted on the substrate 17, the entirety is placed in a solder reflow oven and then heated to the melting point of the low-melting solder bump 14, whereby the large pad 10 of the IC chip 9 is bonded to a large pad 18 on the substrate 17. The temperature in the oven is elevated next to the melting point of the high-melting solder bump 15, whereby the small pad 11 of the IC chip 9 is bonded to a small pad 19 on the substrate 17.

COPYRIGHT: (C) 1990, JPO& Japio

(9日本国特許庁(JP)

① 特許出願公開

② 公 開 特 許 公 報 (A) 平2−43748

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)2月14日

H 01 L 21/60 21/321 21/60 3 1 1 Q

6918-5F

311 S

6918-5F

6824-5F H 01 L 21/92

В

審査請求 未請求 請求項の数 2 (全6頁)

会発明の名称

ICチップ実装方法

②特 顕 昭63-195033

②出 題 昭63(1988)8月4日

⑩発 明 者 玉 置 俊 平 東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑪出 願 人 株式会 社リコー 東京都大田区中馬込1丁目3番6号

明細 書

1.発明の名称

ICチップ実装方法

- 2.特許請求の範囲
- 1. I C チップを基板にフリップチップ方式で実 装するに際して、あらかじめ、上記I C チップ に大型パッド及び小型パッドを設け、上記大型 パッドには低融点半田バンプを形成し、上記小 型パッドには高融点半田バンプを形成しておく ことを特徴とするI C チップ実装方法。
- 2. 【 C チップを基板にフリップチップ方式で実装するに際して、あらかじめ、上記【 C チップ に大型パッド及び小型パッドを設け、これら大型パッド及び小型パッドにそれぞれ高融点半田 バンプを形成するとともに、上記【 C チップの上記大型パッドが対応する上記基板のパッドには低融点半田バンプを形成しておくことを特徴とする【 C チップ実装方法。
- 3.発明の詳細な説明

[産業上の利用分野]

本発明は、サーマルヘッドの製造工程において、ドライバICを配線基板にフリップチップ方式で 実装する場合等に使用して好速なICチップ実装 方法に関する。

[従来の技術]

従来、ICチップとして、第6図及び第7図に それぞれその機略的平面図及び機略的断面図を示 すようなものが提案されている。なお、第7図は、 その額尺を第6図よりも大きくしている。

このICチップ1は、その表面に同一の大きさを有するAIからなる多数のボンディングパッド (以下、単に「パッド」という)2を設け、これらパッド2上に、それぞれCr、Cuの金属薄膜3を介して、半田バンプ4を形成して構成されている。なお、5はパッシベイション膜である。

かかるICチップ1は、第8図A及びBに示すようにして基板6に実装することができる。

即ち、先ず、第8図Aに示すように、ICチップ1を基板6上にマウントし、これを半田リフロー炉内に配置して、この半田リフロー炉内の温度

特開平2-43748(2)

を上昇させる。このようにすると、第8図Bに示すように、半田バンプ4が融解し、半田バンプ4を構成している半田7が基板6に設けられたパッド8上に広がり、ICチップ1のパッド2と基板6のパッド8とがボンディングされる。

ここに、第8図Aに示すように、ICチップ1を基板6上にマウントしたときに、ある程度の位置的誤差、即ち、マウントずれdがあったとしても、このマウントずれdは、溶酸した半田7の表面張力によって、ほぼ矯正されてしまう。これはフリップチップ方式が有する利点の一つである。 [発明が解決しようとする課題]

しかしながら、マウントずれdがパッド2、8のピッチでほぼ決定される或る値以上になると、 半田7による矯正が行われなくなり、ボンディン グ不良となる。

そこで、かかる従来のICチップ実装方法の下 において、ポンディング不良を回避しようとする と、マウント精度を考慮した大きさのパッド2、 8、即ち、マウント特度内において最大のマウン トずれが生じた場合であっても、ボンディングを 行うことができる大きさのパッド 2、8を設ける ようにしなければならず、この限りにおいて、パ ッド 2、8のピッチが大きくならざるを得なかっ た。

換言すれば、かかる従来のICチップ実装方法の下においては、ICチップ1の基板6へのマウント精度がパッド2、8のピッチを決定してしまい、このピッチよりも小さいピッチのパッドを形成すると、ポンディング不良となる場合があり、このため、ICチップ1に高密度のパッドを形成することができず、結果として、高密度のパッドを形成したICチップの実装を不可能としていた。

[課題を解決するための手段]

上記目的を達成する第1の発明は、ICチップ9を基板17にフリップチップ方式で実装するに際して、あらかじめ、ICチップ9に大型パッド10及び小型パッド11を設け、大型パッド10には低融点半田バンプ14を形成し、小型パッド11には高融点半田バンプ15をそれぞれ形成しておくとするものである(第1図、第2図参照)。

また、第2の発明は、ICチップ9を基板17にフリップチップ方式で実装するに際して、あらかじめ、ICチップ9に大型パッド10及び小型パッド11を設け、これら大型パッド10及び小型パッド11にそれぞれ高融点半田パンプ22及び15を形成するとともに、ICチップ9の大型パッド10が対応する基板17のパッド18には低融点半田パンプ23を形成しておくとするものである(第4図参照)。

[作用]

第1の発明においては、大型パッド10に形成 した低融点半田バンプ14を小型パッド11に形 成した高融点半田バンプ15よりも先に融解し、 この低融点半田バンプ14を構成する低融点半田 20の表面張力によって、ICチップ9の基板 17に対するマウントずれDを矯正することがで きる(第3図参照)。

また、第2の発明においては、I C チップ9の 大型パッド10が対応する基板17のパッド18 に形成した低融点半田パンプ23を最初に融解し、 これとほぼ同時に、これに溶解する形で、I C チップ9の大型パッド10に形成した高融点半田パンプ22を、I C チップ9の小型パッド11に形成した高融点半田パンプ15よりも先に融解し、この高融点半田パンプ22を構成する高融点半田24の表面張力によって、I C チップ9の基板17に対するマウントずれDを矯正することができる(第5図参照)。

〔実施例〕

以下、先ず、第1図ないし第3図を参照して、本発明の一実施例につき説明する。尚、第2図及び第3図は、その箱尺を第1図よりも大きくして

いる。

この実施例においては、第1図及び第2図に示すように、ICチップ9は、その表面にAIからなるピッチの大きい比較的少数の大型パッド10と、同じくAIからなるピッチの小さい比較的多数の小型パッド11とを設け、大型パッド10にはCr、Cuの金属薄膜12を介して低融点半田バンプ14を形成し、小型パッド11上にはCr、Cuの金属薄膜13を介して高融点半田バンプ15を形成し、これを構成する。なお、16は、パッシベイション膜である。

ここに、この実施例は、大型パッド10については、これを長手方向に沿う中央部上に一列に配置し、小型パッド11については、これを長手方向に沿う両端部上にそれぞれ一列に配置した例である。

また、基板17は、第2図に示すように、その 表面にICチップ9の大型パッド10及び小型パッド11にそれぞれを対応させた大型パッド18 及び小型パッド19を設け、これを構成する。

この場合、第3図Aに示すように、ICチップ 9と、基板17との間にマウントずれDがあった としても、第3図Bに示すように、このマウント ずれDは、低融点半田バンプ14の融解時、この 低融点半田バンプ14を構成していた低融点半田 20の表面張力によって、ほぼ矯正されてしまう。

そこで、続いて、半田リフロー炉内の温度を高融点半田バンプ15の融点に昇温する。このようにすると、第3図Cに示すように、高融点半田バンプ15を構成していた高融点半田21が基板17に設けられた小型パッド19上に広がり、ICチップ9の小型パッド11と基板17の小型パッド19とがポンディングされる。

以上のように、この実施例においては、ICチップ9の大型パッド10及び基板17の大型パッド18を、それぞれマウントずれを考慮した大きさ、即ち、マウント特度内において最大限のマウントずれが生じた場合であっても、ICチップ9の大型パッド10を基板17の大型パッド18に

ここに、ICチップ9に設ける大型パッド10及び基板17に設ける大型パッド18は、それぞれICチップ9の基板17に対するマウントずれを考慮した大きさとする。即ち、マウント精度内において最大限のマウントずれが生じた場合であっても、ICチップ9の大型パッド10を基板17の大型パッド18にボンディングできる大きさとする。

この実施例においては、このように構成した I C チップ 9 及び基板 1 7 を用意した後、第 3 図 A に示すように、 I C チップ 9 を基板 1 7 にマウントし、これを半田リフロー炉内に配置し、この半田リフロー炉内を低融点半田バンプ 1 4 の融点に加熱する。

このようにすると、第3図Bに示すように、低融点半田バンア14が融解し、低融点半田バンア14を構成していた低融点半田20が基板17に設けられた大型パッド18上に広がり、ICチップ9の大型パッド10と基板17の大型パッド18とがボンディングされる。

ボンディングできる大きさとし、且つ、ICチップ9の大型パッド10に低融点半田バンプ14を形成することによって、ICチップ9の小型パッド11の基板17の小型パッド19に対するボンディングに先立って、ICチップ9の大型パッド10の基板17の大型パッド18に対するボンディングを実行し、この際に、マウントずれDについては、これを、ほぼ矯正できるようにしている。

したがって、この実施例においては、ICチップ9の小型パッド11及び基板17の小型パッド19が、従来、ボンディング不良を発生させないために、マウント特度によって決定されているとしても、これらICチップ9の小型パッド11と基板17の小型パッド19との間に、ボンディング不良が発生することはない。

即ち、この実施例によれば、ICチップ9に従来例よりも高密度のパッド11を設けた場合であっても、フリップチップ方式によって、ボンディング不良を発生させることなく、これを基板17

に実装できるという効果が得られる。

次に、第4図及び第5図を参照して、本発明の 他の実施例につき説明する。

この実施例においては、I C チップ9は、第4 図に示すように、大型パッド10に高融点半田パンプ22を形成し、その他については、第1図例と同様に構成する。

また、基板17は、大型パッド18に低融点半田バンプ23を形成し、その他については、第2図例と同様に構成する。

そして、第5図Aに示すように、ICチップ9を基板17にマウントし、これを半田リフロー炉内に配置し、この半田リフロー炉内の温度を上7の大型パッド18に形成した低融点半田バンプ23が融解し、これとほぼ同時に、これに溶解する形でICチップ9の大型パッド10に形成したする形は半田バンプ22が融解し、第5図Bに示すように、この高融点半田バンプ22を構成していた高融点半田24が基板17の大型パッド18上に

がり、ICチップ9の大型パッド10と基板17 の大型パッド18とがポンディングされる。

この場合、第5図Aに示すように、ICチップ 9と、基板17との間にマウントずれDがあった としても、第5図Bに示すように、このマウント ずれDは、高融点半田バンプ22の融解時、この 高融点半田バンプ22を構成していた高融点半田 24の表面張力によって、ほぼ矯正されてしまう。

続いて、第5図Cに示すように、ICチップ9の小型パッド11に形成した高融点半田パンプ15が融解し、この高融点半田パンプ15を構成していた高融点半田21が基板17の小型パッド19上に広がり、ICチップ9の小型パッド11と基板17の小型パッド19とがボンディングされる。

以上のように、この実施例においては、大型パッド10に高融点半田バンプ22を形成するとともに、基板17の大型パッド18に低融点半田バンプ23を形成することによって、第1図~第3 図例と同様に、ICチップ9の小型パッド11の

基板 1 7 の小型パッド 1 9 に対するポンディング に先立って、 I C チップ 9 の大型パッド 1 0 の基板 1 7 の大型パッド 1 8 に対するボンディングを 実行し、この際に、マウントずれ D については、 これを、ほぼ矯正できるようにしている。

したがって、この実施例においても、第1図~ 第3図例と同様の効果を得ることができる。

また、この実施例においては、ICチップ9に 融点の異なる半田バンプを形成する必要がないの で、第1図~第3図例に比較して、実装の準備作 葉を容易化できるという格別の効果を得ることが できる。

「発明の効果]

請求項1のICチップ実装方法においては、I Cチップの大型パッドに形成した低融点半田バン プをICチップの小型パッドに形成した高融点半 田バンプよりも先に融解し、この低融点半田バン プを構成していた低融点半田の表面張力によって マウントずれを矯正できるようにしたことにより、 ICチップに形成する大型パッド及び基板に形成 すも大型によいでは、 で大きさいがよいでは、 で大きさいがよりでは、 で大きさいがよりでは、 で大きさいがよりでは、 ででは、 ででが、 ででは、 ででが、 ででが、 ででが、 でがは、 でがは、 でがは、

また、請求項2のICチップ実装方法においては、ICチップの大型パッドに対応する基板のパッドに形成した低融点半田バンプを最初に融解し、これとほぼ同時に、これに溶解する形でICチップの大型パッドに形成した高融点半田バンプを融

特開平2-43748(5)

解し、この高融点半田バンプを構成していた高融 点半田の表面張力によって、マウントずれを矯正 できるようにしたことにより、請求項1の発明と 同様の効果を得ることができるほか、ICチップ に融点の異なる半田バンプを形成する必要がない ので、請求項1の発明に比較して、実装の準備作 業を容易化できるという格別の効果が得られる。 4.図面の簡単な説明

第1図は本発明の一実施例で使用するICチップを示す概略的平面図、第2図は第1図のⅡーⅡ・線に沿ったICチップの断面を、対応する基板の断面とともに示す概略的断面図、第3図は第1図例のICチップを実践的ののICチップを実践的で使用するはなるがで使用する機等を示す機略的断面図、第6図は第6図のVIーVI・線に沿った機略的断面図、第8図は第6図例のICチップを実践する機子を示す機略的断面図である。

9 ··· 1 C チップ

10… I C チップの大型パッド

11… I C チップの小型パッド

14、23…低融点半田バンプ

15、22…高融点半田パンプ


17…基板

18…基板の大型パッド


19…基板の小型パッド

出願人 株式会社 リ コ ー


第 1 図




第 2 図




第 3 図



第 3 図



第 4 図



第5図

